TFE4171 · Design av digitale system 2
10 kort · Refresher kl. 00:00 og 12:00 · Helt gratis
System-on-Chip (SoC) — arkitektur og utfordringer
50 kort totalt
SystemVerilog som HDVL
47 kort totalt
SystemVerilog Assertions (SVA)
48 kort totalt
Funksjonell dekningsgrad (Functional Coverage)
Universal Verification Methodology (UVM)
Constrained Random Verification
Temporal logikk og spesifikasjon
Formell verifikasjon og model checking
46 kort totalt
Transaksjons- og systemnivå-modellering (TLM/SystemC)
Verifikasjonsplan og -metodologi
Simuleringsbasert verifikasjon og testbenk-design
Semesterprosjekt — integrasjon av design og verifikasjon
OFDM
1 kort totalt
MIMO
Feilkorrigering
Kanalkapasitet