TFE4171 · Design av digitale system 2
10 spørsmål · Refresher kl. 00:00 og 12:00 · Helt gratis
System-on-Chip (SoC) — arkitektur og utfordringer
50 spørsmål totalt
SystemVerilog som HDVL
47 spørsmål totalt
SystemVerilog Assertions (SVA)
48 spørsmål totalt
Funksjonell dekningsgrad (Functional Coverage)
Universal Verification Methodology (UVM)
Constrained Random Verification
Temporal logikk og spesifikasjon
Formell verifikasjon og model checking
46 spørsmål totalt
Transaksjons- og systemnivå-modellering (TLM/SystemC)
Verifikasjonsplan og -metodologi
Simuleringsbasert verifikasjon og testbenk-design
Semesterprosjekt — integrasjon av design og verifikasjon
Modulasjon
1 spørsmål totalt
Kanalkoding
2 spørsmål totalt
Kanalkapasitet
OFDM
MIMO
Feilkorrigering
Systemdesign
Protokolldesign