Hva er en SystemVerilog `interface` god til i testbenk-sammenheng?
Klikk for å snu kortet
Å bunte sammen relaterte signaler (med modport og clocking block) slik at testbenk-DUT-tilkobling blir enklere og mindre feilutsatt.
Space / Enter for å snu