Flashcards

System-on-Chip (SoC) — arkitektur og utfordringer

SystemVerilog som HDVL

SystemVerilog Assertions (SVA)

Funksjonell dekningsgrad (Functional Coverage)

Universal Verification Methodology (UVM)

Constrained Random Verification

Temporal logikk og spesifikasjon

Formell verifikasjon og model checking

Transaksjons- og systemnivå-modellering (TLM/SystemC)

Verifikasjonsplan og -metodologi

Simuleringsbasert verifikasjon og testbenk-design

Semesterprosjekt — integrasjon av design og verifikasjon

OFDM

MIMO

Feilkorrigering

Kanalkapasitet