eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Privatundervisning
Kontakt
eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Privatundervisning
Kontakt
eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Privatundervisning
Kontakt
eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Privatundervisning
Kontakt
Hjem
Høyskole
NTNU
TFE4171
Quiz
Dagens quiz – SystemVerilog Assertions (SVA)
Dagens quiz – SystemVerilog Assertions (SVA)
Spørsmål 1 av 10
0%
Hva er hovedformålet med en assertion i SystemVerilog?
SystemVerilog Assertions (SVA)
A
Å generere tilfeldig stimulus til testbenken
B
Å syntetisere kombinatorisk logikk i hardware
C
Å erstatte clock-treet i et SoC-design
D
Å beskrive formelt en egenskap som alltid skal være sann, slik at brudd rapporteres automatisk
Vis hint
Rapporter feil