Komplett pensumoversikt for kretselektronikk ved NTNU — med forklaringer, sentrale begreper, eksamenstips og vanlige fallgruver. Eksamensoptimalisert basert på tidligere eksamener.
Denne studieguiden dekker pensum i TFE4101 Kretsteknikk og digitalteknikk ved NTNU. Faget består av to likeverdige deler: en kretsteknisk del (likestrøms- og transientanalyse av lineære kretser) og en digitalteknisk del (tallsystemer, boolsk logikk, vipper og sekvensielle kretser).
Eksamen er fast bygd opp av fire oppgaver: Oppgave 1 og 2 (kretsteknikk, ca. 15 % hver) krever utregninger med nodespenningsmetoden, Thévenin/Norton og RC/RL-transienter; Oppgave 3 (40 %) er ti flervalgsspørsmål fordelt mellom krets (3-1 til ca. 3-5) og digital (3-6 til 3-10); og Oppgave 4 (30 %) er en sammenhengende digital designoppgave (Karnaugh-minimering, registre/tellere, kritisk sti).
Viktig merknad: Faget dekker IKKE operasjonsforsterkere, tilbakekobling (feedback-teori), frekvensrespons/Bode eller analogt filterdesign. Der quiz-temaene bruker slike navn, er innholdet rettet mot det faget faktisk tester — lineær kretsteori og kombinatorisk/sekvensiell digitalteknikk. Hver seksjon nedenfor sier eksplisitt fra om dette.
MOS-transistoren som bryter og byggekloss i CMOS-logikk. NMOS leder mot jord, PMOS leder mot forsyning. Komplementære nett gir NAND/NOR/INV — testet både som «hvilken port er dette?» i flervalg og i transistortelling i Oppgave 4.
I TFE4101 brukes transistoren først og fremst som en ideell, spenningsstyrt bryter, ikke som forsterker. En NMOS leder (lukket bryter) når porten (gate) er høy (1) og sperrer (åpen bryter) når porten er lav (0). En PMOS er motsatt: den leder når porten er lav (0) og sperrer når porten er høy (1). NMOS er god til å trekke en node ned mot jord (sterk 0), PMOS er god til å trekke en node opp mot forsyningen (sterk 1).
En CMOS-port bygges av to nett som er logisk komplementære:
Reglene for hvordan transistorene kobles følger logikken til funksjonen som realiseres:
En invertert grunnfunksjon kommer «gratis» fordi PDN trekker utgangen lavt. Derfor er NAND og NOR de naturlige CMOS-grunnportene, mens AND og OR krever en ekstra inverter (NAND etterfulgt av INV gir AND).
En CMOS-inverter er 2 transistorer (1 PMOS + 1 NMOS). En 2-inngangs NAND er 4 transistorer (2 PMOS i parallell + 2 NMOS i serie); en 2-inngangs NOR er også 4 transistorer (motsatt topologi). Når en oppgave ber om «færrest mulig transistorer», er poenget å minimere det boolske uttrykket først og deretter velge port-topologi (typisk omforme til NAND/NOR via DeMorgan) slik at antallet transistorer går ned.
Eksempel — gjenkjenn porten fra transistorkoblingen. En krets har fire transistorer der to NMOS står i serie i pull-down-nettet og to PMOS i parallell i pull-up-nettet, med inngangene og . Pull-down leder bare når både og er 1 (serie = OG), og trekker da utgangen lavt. For alle andre innganger trekker pull-up utgangen høyt. Utgangen er altså — en NAND-port. Setter vi en inverter etter, blir totalfunksjonen , altså en AND-port. Dette er nøyaktig resonnementet som kreves i flervalgsoppgavene «hvilken logisk port realiserer transistorkoblingen?».
Nøkkelformler
Vanlige feil
Eksamenstips
Laster...